uc[03]_20102008_[1-0].pdf

(189 KB) Pobierz
Układy cyfrowe (2) - Wykład 3
Układy cyfrowe (2) 20-10-2008 Wykład 3
– 1 –
©durex™ Wszystkie chwyty dozwolone ®
Cyfrowe układy scalone
1. Parametry układów cyfrowych
1.1 Parametry statyczne
Będziemy skupiać się na podejściu analogowym (któremu daleko jest do 2-poziomowego podejścia Boole'ow-
skiego). Przyjmujemy również logikę dodatnią, czyli napięcie bliskie potencjałowi 0V oznacza „0” logiczne, a
napięcie bliskie napięciu zasilania (U CC ) oznacza „1” logiczną. Logika ujemna działa na odwrót. Sygnały logi-
czne nie zawsze muszą być sygnałami napięciowymi Stosowanie sygnałów napięciowych ma spowodować
zmniejszenie strat mocy. Alternatywą do nich są sygnały prądowe. Sygnały prądowe są stosowane głównie w
automatyce przemysłowej, ponieważ są one mniej podatne na zakłócenia.
Czas poruszyć temat modelu wielobiegunnika:
W takiej postaci przedstawia się układ, który będziemy traktować jako czarną skrzynkę. Możemy do tej skrzyn-
ki doprowadzać sygnały wejściowe i pobierać wyjściowe. Węzeł masy służy nam za potencjał odniesienia.
Względem niego będziemy mierzyli napięcia na wejściach/wyjściach skrzynki.
Po narysowaniu niepomalowanej czarnej skrzynki przechodzimy do zagadnienia charakterystyki przejściowej,
która opisuje nam pracę układu cyfrowego. W modelu wielobiegunnika wybieramy sobie jedno wejście i jedno
wyjście. Jaki wpływ ma napięcie na wejściu na napięcie na wyjściu? Jeżeli mamy dwa sygnały binarne, to mo-
żemy mieć dwie ch-ki:
•NIEODWRACAJĄCA „0” na wejściu implikuje „0” na wyjściu i „1” na wejściu implikuje „1” na wyjściu.
•ODWRACAJĄCA „0” na wejściu implikuje „1” na wyjściu i „1” na wejściu implikuje „0” na wyjściu.
Oczywiście możemy mieć pecha i okaże się, że nie ma żadnej zależności między danym wejściem i wyjściem.
Pora narysować sobie dwie ch-ki:
Charakterystyka idealna Charakterystyka rzeczywista
Linia przerywana po przekątnej, to prosta o równaniu y = x . W idealnym przypadku układ widzi doskonałe „0”
(potencjał masy). W połowie zakresu następuje natychmiastowe przełączenie na „1”. W zakresie od U CC /2 do
U CC na wyjściu układu będzie „1”.
Rzeczywista ch-ka nie jest taka „kanciasta”. Będzie ona miała naturę analogową: napięcia niskie będą repre-
zentowane na wyjściu napięciami niskimi, potem następuje przełączenie i napięcia wysokie będą reprezento-
wane napięciami wysokimi (blisko U CC ). Będzie to „dochodzenie asymptotyczne”.
Tak wyglądają rzeczywiste ch-ki układów cyfrowych. Nigdy „0” nie będzie oznaczone przez potencjał 0V, po-
dobnie „1” nigdy nie będzie miała poziomu napięcia równego U CC .
Jeżeli przerzucimy w poziomie powyższe wykresy, to otrzymamy ch-ki inwertera.
Do zagadnień statycznych parametrów pracy należą poziomy napięć, które ustalają się w stanie statycznym. Po-
438593419.025.png 438593419.026.png 438593419.027.png 438593419.028.png 438593419.001.png 438593419.002.png 438593419.003.png 438593419.004.png 438593419.005.png 438593419.006.png 438593419.007.png 438593419.008.png 438593419.009.png
Układy cyfrowe (2) 20-10-2008 Wykład 3
– 2 –
©durex™ Wszystkie chwyty dozwolone ®
służymy się ciągiem bramek logicznych jakiegoś typu:
Będą one miały charakterystykę nieodwracającą. Wejście 1-szej bramki podajemy potencjał 0V. To „co ona ob-
liczy” podajemy na wejście następnej bramki i. t. d. Na wyjściu bramki i znajduje się napięcie U i . Jakie napię-
cia ustalą się na wyjściach poszczególnych bramek? By odpowiedzieć na to pytanie musimy zobaczyć co się
dzieje na wykresie ch-ki przejściowej w pobliżu „zera”:
Na osi odciętych umieszczamy napięcie wejściowe „bramki pierwszej”. Na osi rzędnych odczytujemy napięcie,
jakie na wejście dostanie „bramka druga”. Przyda się nam wprowadzona wcześniej prosta y = x . Można zauwa-
żyć że punkty pracy poszczególnych bramek przenoszą się w kierunku punktu przecięcia się ch-ki z prostą y = x .
Jest to ważny punkt, oznaczający statyczną wartość napięcia, do którego będzie dążył nieskończenie długi łań-
cuch bramek.
Będziemy mieli dwa takie punkty przecięcia: w stanie „zera” i w stanie „jedynki”. Ch-ka będzie miała trzeci
punkt przecięcia (w środku wykresu – patrz rysunek „Ch-ka rzeczywista” na poprzedniej stronie). Jest to stabil-
ny punkt pracy bramek w którym nieskończenie długi łańcuch bramek by pozostawał. To napięcie leży w ob-
szarze zabronionym. Poza tym jest to punkt równowagi chwiejnej: jeżeli oddalimy się w bok od niego (przykła-
dowo jedna z bramek będzie miała inną ch-kę), to napięcie będzie dążyło do punktu równowagi stabilnej. Nie
można dopuszczać do tego, by napięcie z punktu równowago chwiejnej zostało podane na wejście którejkol-
wiek bramki.
Niepoprawnie skonstruowana bramka („zła”) miała by ch-kę przejściową nieodwracającą w postaci spłaszczo-
nego „S”:
Ch-ka taka ma tylko jeden punkt przecięcia. Bramka taka ma wzmocnienie logiczne < 1. Stopień nachylenia ch-
ki oznacza wzmocnienie logiczne. Bramka idealna ma wzmocnienie logiczne = ∞. Dąży się do tego, by nachy-
lenie ch-ki było jak największe.
Z ch-ki możemy jeszcze wydobyć kolejne parametry: zakresy poziomów logicznych. W każdej rzeczywistej ro-
dzinie bramek rozpatruje się rodzinę (zakres) charakterystyk. Rysuje się to w taki sposób, że ch-ki „mieszczą
się” w zakresie o kształcie „S”:
438593419.010.png 438593419.011.png 438593419.012.png
Układy cyfrowe (2) 20-10-2008 Wykład 3
– 3 –
©durex™ Wszystkie chwyty dozwolone ®
Na tym zakresie znajdują się dwa punkty graniczne, decydujące o dopuszczalnych napięciach traktowanych je-
szcze jako „0” lub „1”. Wybiera się punkty takie, w których nachylenie krzywej jest jednostkowe. Punkt „niż-
szy” wyznacza sobą największe napięcie na wejściu traktowane jeszcze jako „zero” (U ILmax ). Drugi punkt wyz-
nacza minimalne napięcie na wejściu, które jest traktowane jako „jedynka” logiczna (U IHmin ). Punkty te wyzna-
czają również zakres napięć wyjściowych (największe w napięcie dla „0” U OLmax oraz U OHmin – najmniejsze na-
pięcie dla „1”).
To są przedziały uznawane w danej technologii (danej rodzinie) bramek za legalne napięcia poziomów logicz-
nych. Przedstawmy te przedziały w nieco inny sposób:
Widzimy tutaj odporność na zakłócenia. Można określić jaki impuls może się „dodać do zera” na wyjściu jed-
nej bramki, by na wejściu drugiej bramki zinterpretowała sygnał jako „0”. Dla „jedynki” powiedzielibyśmy o
„odejmowaniu” impulsu. Współczynniki N MH i N ML nazywane są „marginesem szumów” lub po prostu „odpor-
nością na zakłócenia”. Można je wyznaczyć:
NM H = U OHmin – U IHmin NM L = U ILmax – U OLmax
Im większe są marginesy – tym lepiej. W bramce „złej” marginesy miałyby wartości ujemne.
Wyżej podane wzory podają odporność na zakłócenia osobno dla stanu wysokiego i niskiego. W praktyce poda-
je się tylko jedną wartość (niższą) tego parametru.
Jak się mają marginesy do wartości napięcia zasilającego? Napięcie zasilania obniża się by zmniejszyć straty
mocy. Dla marginesów zakłóceń obniżanie wartości napięcia zasilającego nie jest dobre, ponieważ powoduje
ich zawężanie się.
W zamierzchłych czasach margines szumów mógł być bardzo duży. Pierwsze wersje RS-232 działały z napię-
ciami ±15V. Stosowanie wysokich napięć nie sprawdziło się w praktyce. Obecnie stosuje się sygnały prądowe
oraz sygnały różnicowe (przesyłanie jednego sygnału dwiema liniami):
W ten sposób działał od samego początku standard USB do prędkości transmisji full speed. Prędkość high
438593419.013.png 438593419.014.png 438593419.015.png 438593419.016.png 438593419.017.png 438593419.018.png 438593419.019.png 438593419.020.png
Układy cyfrowe (2) 20-10-2008 Wykład 3
– 4 –
©durex™ Wszystkie chwyty dozwolone ®
speed wykorzystuje sygnały prądowe.
Zaczniemy mówić o prądach, bo „nie samym napięciem układ cyfrowy żyje”... Konkretny sposób realizacji uk-
ładu cyfrowego daje konkretne ch-ki prądowo-napięciowe.
Sprawę należy rozpatrywać na trzech wykresach. Powyższy wykres omawia sytuację na wejściu układu. Napię-
cie na wejściu będzie rosło. Zaczynamy od „0” logicznego. Napięcie rośnie, „0” się osłabia, później następuje
obszar przełączenia się bramki powyżej którego mamy już „1” logiczną. Wykres można by pociągnąć jeszcze w
stronę 5V. Na wykresie widać, że układy TTL przełączają się przy niskich napięciach.
Jeżeli wejście zewrzemy do masy, to będzie z niego wypływał prąd ~200µA. Wraz ze wzrostem napięcia prąd
będzie malał (różnica potencjałów się zmniejsza). Z nachylenia krzywej można wyznaczyć rezystancję dynami-
czną w stanie „0” na wejściu. W stanie wysokim (bramka już się przełączyła) prąd jest stały i rezystancja dyna-
miczna jest nieskończenie wielka.
Po stronie wyjściowe sytuacja jest ciekawsza i złożona:
Wyjście bramki może się znaleźć w stanie „0” lub „1”. Stąd mamy 2 wykresy.
W stanie niskim (wykres po lewej) bramka powinna dawać na wyjściu „0” (powinna realizować zwarcie z ma-
są). W rzeczywistości nigdy nie otrzymamy takiego stanu. Poza tym na wykresie widać, że im większy prąd
wpływa do bramki, tym bardziej napięcie na wyjściu bramki rośnie (masa „ucieka”/„0” logiczne się degeneru-
je). Nachylenie wykresu określa rezystancję wyjściową bramki w stanie niskim ( r OL ). W idealnym przypadku
wykres powinien być poziomy. Wydajność prądowa wyjścia w stanie niskim – jak bardzo wzrasta napięcie „0”
logicznego przy obciążaniu bramki. Bramka przestaje działać po przekroczeniu prądu 22mA.
W stanie wysokim (wykres po prawej) jest podobnie, tylko że tu „1” na wyjściu bramki chcemy widzieć jako
zwarcie z +U CC . W przypadku układów TTL taki przekręt jest nieosiągalny (wyniesie U CC – 1,4V). W układach
CMOS można przyjąć, że w stanie „1” mamy zwarcie wyjścia z zasilaniem.
Z wykresu po prawej widać, że „do pewnego momentu” (od lewej krawędzi do wartości prądu ~10mA) napię-
cie wyjściowe trzyma się wartości U OH . Dalej następuje spadek, z którego można wyznaczyć wartość rezystan-
cji dynamicznej w stanie wysokim ( r OH ).
Gdybyśmy dokonali porównania wartości rezystancji wyjściowych w dwóch stanach, to okaże się że:
r OL << r OH
Czyli zwarcie z masą/wydajność prądowa (dla „0”) jest lepsze niż zwarcie z zasilaniem (dla „1”). Stąd wzięły
się nawyki dotyczące sterowania urządzeń zewnętrznych. Gdy mamy jakieś obciążenie, którym ma sterować
bramka (przykładowo diodą LED), to lepiej by stanem aktywnym było „0”. Czyli lepsze jest:
niż:
438593419.021.png
 
Układy cyfrowe (2) 20-10-2008 Wykład 3
– 5 –
©durex™ Wszystkie chwyty dozwolone ®
Doświadczyliśmy tego (w mniej lub bardziej brutalny sposób) przed wakacjami na laboratorium. Jest to pozos-
tałość po układach TTL. Dla układów CMOS ta reguła nie jest obowiązkowa aczkolwiek jest stosowana.
Sterowanie „zerem” jest lepsze niż sterowanie „jedynką” z tego powodu, ponieważ w przypadku (1) prąd po-
bierany przez obciążenie jest prądem pobieranym z zasilania układu cyfrowego. W przypadku (2) mamy osob-
ne zasilanie naszych odbiorników, co jest wygodniejsze (po co obciążać źródło napięcia układu scalonego, któ-
re musi być stabilne).
Z charakterystyk przejściowych (po wcześniejszym ustaleniu napięć granicznych dla „0” i „1”) odczytujemy
największe wartości prądów w danym stanie wyjścia (wyznaczamy graniczne obciążenie prądowe wyjścia).
Z ch-ki wejściowej możemy wyznaczyć największe prądy wejściowe.
Z powyższych parametrów wynikają nam obciążalności stałoprądowe. Dla stanu wysokiego będzie to wartość
prądu jaką jedno wyjście bramki może podać podzielone przez obciążenie prądowe wnoszone przez każde wej-
ście bramki (N H ). W stanie niskim obciążalność (N L ) określa się podobnym wzorem:
N H = I OHmax
I IHmax
N L = I OLmax
Przy okazję załatwmy kwestę „ fan-in ” (wachlarz wejściowy). Mówi on jak dużo wejść można podłączyć do je-
dnej bramki (ilu wejściową bramkę można stworzyć w danej technologii).
Oczywiście nie można bezkarnie zwiększać ilości wejść. Jest to możliwe, ale następuje pogorszenie paramet-
rów czasowych.
Jak wyglądają ch-ki wyjściowe w układach CMOS ? Zacznijmy od rodziny XC9500XL :
Na wykresie naniesiono ch-kę dla obu stanów naraz. Wydajność prądowa jest lepsza w stanie niskim (większe
nachylenie wykresu). Powiedziane było, że układy CMOS są bardziej symetryczne. Powyższy wykres przeczy
tej regule, ponieważ rodzinka 9500 została specjalnie zaprojektowana w sposób wspierający „stare nawyki z
I ILmax
Współczynniki powyższe mówią nam ile bramek jesteśmy w stanie wysterować jednym wyjściem. Dla bramek
TTL ten parametr miał wartość 10. W układach CMOS obciążalność była rzędu tysięcy bramek, ale dołączanie
kolejnych bramek spowoduje spowolnienie działania układów (wzrost pojemności).
Obciążalność w sposób syntetyczny określa się jako: N MAX = min(N H , N L ). W literaturze ten przypadek określa
się mianem „ fan-out ” (wachlarz wyjściowy – do jak szerokiego wachlarza odbiorników może się rozchodzić je-
den sygnał):
438593419.022.png 438593419.023.png 438593419.024.png
Zgłoś jeśli naruszono regulamin