@@@F_Titel Einfacher Copybit-Eliminator @@@F_Text @@@F_Untertitel Digital kopieren ohne Beschränkungen @@@F_Text @@@F_Textfett Von Dipl.-Ing. Hans-Jürgen Hanft @@@F_Text @@@F_Einleitung Das sogenannte SCMS-Verfahren (Serial Copy Management System) verhindert digitale Audioaufnahmen ab der zweiten Generation. Dies trifft auch auf Eigenaufnahmen zu. Es ist nicht das erste mal in Elektor, daß wir uns diesem Problem widmen, das aber nichtsdestotrotz aktuell ist. Dies ist auch der Grund, warum wir diese einfach zu bauende und preiswerte Schaltung vorstellen, die das Copy-prohibit-Bit aus dem S/PDIF-Audiosignal entfernt und es ermöglicht, digitale Aufnahmen uneingeschränkt zu vervielfältigen. @@@F_Text @@@Bild 51.TIF Aufgabe der hier beschriebenen Schaltung ist es, das Sicherungsbit im Audio- Datenstrom zu entfernen, ohne die eigentliche Audioinformation anzutasten, und damit unbeschränktes Kopieren zu ermöglichen. Um den Copybit-Eliminator einzusetzen, ist keinerlei Eingriff in ein Audiogerät nötig - die Schaltung wird lediglich in die digitale optische oder elektrische Verbindung zwischen Wiedergabe- und Aufnahmegerät geschleift. Bei der Entwicklung und dem Aufbau des Copybit-Eliminators wurde auf folgende Punkte besonderer Wert gelegt: - Externes Einschleifen der Schaltung ohne Eingriff in ein Audiogerät - Geeignet für optische und elektrische (koaxiale) Verbindungen - Aufbau mit wenigen, preiswerten und handelsüblichen Bauteilen - Keine Verwendung programmierter Logikbausteine wie PALs oder EPLDs - Einfacher und unkritischer Aufbau - Hochwertige Taktrückgewinnung durch den Einsatz von PLLs (Anti-Jitter) - LED-Anzeige der Abtastfrequenz 48 kHz, 44,1 kHz oder 32 kHz - Niedrige Stromaufnahme durch Einsatz von CMOS-ICs. @@@F_Klickfont @@@Klicktext D3.TXT Durch den Digitalteil der Schaltung.... @@@F_Text @@@F_Textfett Arbeitsweise @@@F_Text Bild 1 zeigt die Blockschaltung des Copybit-Eliminators. Zunächst werden die optischen S/PDIF-Signale in elektrische umgesetzt, daraufhin bildet ein Differenzierglied den absoluten Wert, so daß die PLLs den Takt des digitalen Audiosignals zurückgewinnen können. Das Taktsignal wird aufbereitet und der Dekodier- und Deaktivierabteilung für das Copy-prohibit-Bit zugeführt. Das vom Kopierschutzbit befreite S/PDIF-Signal wird abschließend (wenn gewünscht) wieder in eine optische Form gebracht. Diese einzelnen Funktionen lassen sich leicht in der Schaltung wiederfinden, wie sie in Bild 2 zu sehen ist. @@@F_Klickfont @@@Klickbild 12D.EPS Bild 1. Im Copybit-Eliminator ist die Dekodierung und Deaktivierung des Copy- @@@Klickbild 12D.EPS prohibit-Bits die wichtigste Funktion, die von einem EPROM wahrgenommen wird. @@@F_Text @@@F_Klickfont @@@Klickbild 11.EPS Bild 2. Die vollständige Schaltung weist ausschließlich leicht erhältliche und @@@Klickbild 11.EPS preiswerte Standardbauteile auf. @@@F_Text @@@F_Textfett Optisch/elektrische Umsetzung des S/PDIF-Signals @@@F_Text Zur Aufbereitung des optischen S/PDIF-Signals wird ein integrierter Empfängerbaustein des gängigen Typs TORX173 (IC1) eingesetzt. Dieses als Eingangsverbinder fungierende IC setzt das vom Lichtwellenleiter kommende Signal in ein elektrisches Signal mit TTL-Pegel um. Neben dem optischen gibt es auch einen "normalen" elektrischen Eingang. Die koaxiale Cinch-Verbindung K1 ist über Widerstand R2 parallel zum Ausgang von IC1 geschaltet. @@@F_Textfett Differenzierglied mit Absolutwertgewinnung @@@F_Text Diese Teilschaltung hat die Aufgabe, steigende und fallende Flanken des eintreffenden S/PDIF-Signals zu erkennen. Bei jeder Flanke wird ein positiver Impuls mit einer definierten Länge erzeugt, der die folgenden PLLs synchronisiert. Diese Aufgabe übernehmen die drei EXOR-Gatter IC2a...c im Verein mit den RC- Netzwerken R5/C3 und R6/C4. @@@F_Textfett PLLs zur Takt-Rückgewinnung @@@F_Text Zur Taktrückgewinnung aus dem S/PDIF-Signal werden zwei getrennte PLLs verwendet, die erste für die Frequenzen 6,144 MHz (Abtastfrequenz 48 kHz) und 5,6448 MHz (Abtastfrequenz 44,1 kHz), die zweite für 4,096 MHz (Samplerate 32 kHz). Für beide PLLs werden ICs vom Typ 74HCT4046 (IC3 und IC4) eingesetzt. Diese ICs umfassen neben dem eigentlichen Phasenkomparator einen VCO. Wie das Schaltbild zeigt, benötigen die PLLs nur wenige externe Bauteile. Die beiden PLLs sind nahezu identisch beschaltet und unterscheiden sich lediglich durch einen Widerstand zur Einstellung der VCO-Mittenfrequenz (R7 beziehungsweise R10). @@@F_Textfett -Erkennung und Aufbereitung der Taktfrequenz @@@F_Text Dieser Schaltungsteil erkennt die Abtastfrequenz des zugeführten S/PDIF-Signals und führt sie dem Dekoder zu. Zu diesem Zweck ist ein Vierfachkomparator LM339 (IC5) mit den vier NOR-Gattern von IC6 verknüpft. Die Komparatoren erkennen das eintreffende S/PDIF-Signal und sorgen dafür, daß die jeweils eingerastete PLL in die Signalverarbeitung mit einbezogen wird. Darüber hinaus wird bei der für die Sample- Frequenzen 48 kHz und 44,1 kHz bestimmte PLL (IC3) die VCO-Regelspannung mit Hilfe der beiden Komparatoren IC5b und IC5d gemessen und die gültige Taktfrequenz durch die LEDs (D2 oder D5) angezeigt. @@@F_Textfett Dekodierung und Deaktivierung des Copy-prohibit-Bits @@@F_Text Das Herz der Schaltung besteht aus einem Digitalteil, der das störende Kopierschutzbit erkennt und unschädlich macht. Der Digitalteil der Schaltung besteht aus dem flankengetriggerten 8-bit-Schieberegister IC7 (74HC164), einem EPROM (ein 27C256 mit 32 kByte) und dem flankengetriggerten 8-bit-Latch IC9 (74HC574). Das Schieberegister spricht die Adreßleitungen A0...A7 des EPROMs an, das Latch dient der Rückkopplung der Datenbits D1...D7 auf die Adressen A8...A14. Durch diese Beschaltung und der im EPROM verewigten Software wird das Kopierschutzbit erkannt und deaktiviert, so daß man am Ausgang des Latches (Pin 19) das kopierfähige S/PDIF-Signal findet (siehe Kasten). Diesen Schaltungsteil hätte man natürlich durch einen programmierten Logikbaustein ersetzen können. Die Variante mit EPROM stellt jedoch eine sehr preiswerte und gut erhältliche Alternative zu kostspieligen EPLD-Chips dar. Darüber hinaus läßt sich ein EPROM leicht mit "Haushaltsmitteln" programmieren und bei Bedarf updaten. Der Datensatz für das EPROM wird durch ein kleines Pascal-Programm erzeugt, das eine Binärdatei mit 32768 Byte erzeugt. Das programmierte EPROM ist beim Verlag erhältlich, über Software-Updates werden wir Sie gegebenenfalls informieren. @@@F_Textfett Elektrisch/optische Umsetzung des S/PDIF-Signals @@@F_Text Um das elektrische S/PDIF-Signal, das am Ausgang des Latches IC9 erscheint, wieder in eine optische Form umzusetzen, wird das Pendant zum Eingangsbaustein, ein TOTX173 (IC10) eingesetzt. Das Signal kann durch einen üblichen Lichtwellenleiter zum Aufnahmegerät weitertransportiert werden. Die parallel zu IC10 angeordnete Cinch-Buchse K2 eröffnet aber auch die Möglichkeit einer elektrischen Verbindung. @@@F_Textfett Aufbau kinderleicht gemacht @@@F_Text Der Aufbau der Schaltung auf der doppelseitigen Platine in Bild 3 ist eine ziemlich einfache Angelegenheit. "Schwierige" Bauteile sind nicht auszumachen, und besonders kritisch ist die Schaltung ohnehin nicht. Die Bauteile sind ohne Ausnahme Standard-Typen. Das programmierte EPROM IC8 kann (am besten zusammen mit der Leerplatine) beim Verlag erworben werden. Die vier LEDs sollten High-efficiency-Typen sein, dafür sind auch die Vorwiderstände berechnet. Es zeigen an - D2: Samplefrequenz 48 kHz, - D5: Samplefrequenz 44,1 kHz, - D9: Samplefrequenz 32 kHz, - D10: kein oder schlechtes S/PDIF-Signal. Ist die Platine vollständig aufgebaut, kann man anhand Bild 4 die Bestückung überprüfen. @@@F_Klickfont @@@Klickbild C1.EPS Bild 3. Bestückungsplan der doppelseitigen Platine. @@@F_Text @@@Bild 61.TIF Bild 4. So sieht ein korrekt aufgebauter Copybit-Eliminator in natura aus. Zur Stromversorgung der Schaltung wird ein Standard-Steckernetzteil an die Niederspannungsbuchse K3 angeschlossen. Die Ausgangsspannung des Netzteils sollte keinesfalls über 9...10 V liegen, da sonst die Gefahr besteht, daß die maximale Verlustleistung des Low-drop-Reglers überschritten wird. Einige Steckernetzteile geben auch in Stellung 6 V eine wesentlich höhere Spannung ab. Messen Sie also nach, bevor Sie den Copybit-Eliminator anschließen. Die Stromaufnahme der Schaltung liegt bei ungefähr 80 mA. @@@F_Textfett Ohne Abgleich geht's nicht @@@F_Text Ganz ohne Abgleich kommt auch diese einfache Schaltung nicht aus. An P1 stellt man den Trigger-Pegel am Eingang ein. Dies geschieht am besten mit Hilfe eines Oszilloskops, das man am Ausgang des differenzierenden Netzwerks (Pin 8 von IC2) anschließt. Man dreht P1 so, daß die Impulse auf dem Monitor genau übereinander stehen. Mit einer korrekten Einstellung von P1 minimiert man den Jitter. Soweit sie zur Verfügung stehen, sollte man verschiedene digitale Signalquellen mit unterschiedlichen Samplefrequenzen anschließen und einen brauchbaren Kompromiß bei der Trimmpoti-Einstellung finden. Der Abgleich des VCOs von IC3 mit P2 ist etwas komplizierter. Man sorgt dafür, daß die Spannungsvariation von etwa 220 mV am Ausgang des ICs (Pin 10) symmetrisch um die Eingangsspannungen von IC5b und IC5d liegt (Fenster circa 80 mV), wenn zwischen den Sample-Frequenzen 44,1 kHz und 48 kHz gewechselt wird. Ganz einfach vollzieht sich dagegen die Einstellung von P3 für den zweiten VCO, - Mittelstellung genügt. (970069)rg @@@F_Klickfont @@@Klick...
arturo291