monitor.PDF

Konwerter VGA – LCD

Konwerter VGA – LCD ,

część 1

AVT–949

Monitory LCD stają się coraz

bardziej popularne, ale tym,

których nie stać na wydatek

kilkuset złotych lub potrzebują

dodatkowego wyświetlacza

do komputera, proponujemy

wykonanie urządzenia opisanego

w artykule. Umożliwia ono

podłączenie kolorowej matrycy

TFT starszego typu do zwykłej

karty graﬁcznej VGA.

Rekomendacje:

urządzenie pozwala m.in.

przekształcić uszkodzony laptop

na w pełni funkcjonalny,

przenośny i energooszczędny

monitor.

Wraz z rosnącą liczbą kompute-

rów PC pojawia się coraz więcej

złomu: przestarzałych lub uszko-

dzonych komputerów, które najczę-

ściej lądują na wysypiskach śmieci.

Tymczasem są one bardzo dobrym

źródłem niebanalnych części elek-

tronicznych. Jednym z takich źródeł

może być złomowany laptop – ma

on zazwyczaj wbudowany duży, ko-

lorowy wyświetlacz graﬁczny, który

można „pośmiertnie” wykorzystać,

budując na jego bazie samodzielny

monitor LCD. Tanie matryce starego

typu – z równoległym interfejsem

można dostać również na giełdach

elektronicznych i wyprzedażach

– zazwyczaj po cenie znacznie niż-

szej niż koszt ich produkcji.

Opisane poniżej urządzenie jest

konwerterem analogowego interfejsu

VGA karty graﬁcznej komputera na

cyfrowy interfejs kolorowej aktyw-

nej matrycy LCD. Pomysł jego zbu-

dowania narodził się kilka

miesięcy temu, po zakupie-

niu przez autora, po oka-

zyjnej cenie, kilku takich

matryc na jednej z warszaw-

skich giełd elektronicznych.

czaj wyposażone w różnicowy inter-

fejs szeregowy LVDS. Matryce TFT

nie mają własnej pamięci, dlatego

jest konieczne ciągłe ich odświeża-

nie, linia po linii. Proces odświeża-

nia na przykładzie matrycy o roz-

dzielczości 800x600 zilustrowano

na rys. 1 . Przebiegi sygnałów na li-

niach sterujących przy odświeżaniu

obrazu przedstawiono na rys. 2 .

Sygnał NCLK jest to tzw. pixel

clock – zegar, w rytmie którego do

wyświetlacza są przesyłane dane

o kolorze pikseli. Faza tego zegara

musi być zgodna z fazą impulsów

synchronizacji poziomej z karty gra-

ﬁcznej. Brak synchronizacji spowo-

duje drżenie linii obrazu w pozio-

mie o ±1 piksel, co zmniejsza jego

jakość – uzyskamy bowiem obraz

o rozdzielczości w poziomie równej

połowie rozdzielczości matrycy.

Sygnałem ustalającym pozycję

obrazu na ekranie jest ENAB. Do-

PODSTAWOWE PARAMETRY

• Płytka o wymiarach: 80x60 mm

• Zasilanie 8…15 VDC

• Współpracuje z panelami TFT z 18–bitowym

interfejsem równoległym

• Obsługuje matryce o rozdzielczości

640x480 i 800x600 i prawdopodobnie

również wyższe (brak matryc do testów),

• Umożliwia regulację parametrów monitora

za pomocą protokołu DDC/CI

• Zmiana typu matrycy i konﬁguracji urzą-

dzenia nie wymaga przeprogramowywania

procesora

Sterowanie

wyświetlaczami TFT

Większość matryc TFT

o rozdzielczościach do

800x600 punktów ma 18–bi-

towy równoległy intefejs, któ-

rego linie opisano w tab. 1 .

Wyświetlacze o większych

rozdzielczościach są zazwy- Rys. 1. Schemat odświeżania matrycy TFT

Elektronika Praktyczna 9/2006

P R O J E K T Y

Konwerter VGA – LCD

nitorów CRT, mała częstotliwość od-

świeżania pionowego nie powoduje

uciążliwego dla wzroku migotania

obrazu – dlatego wystarczy odświe-

żać ekran z częstotliwością 60 Hz.

Rys. 2. Przebiegi sygnałów sterujących matrycą TFT

Standard VGA

Interfejs VGA był projektowany

w czasach, kiedy mało kto wiedział

o istnieniu technologii LCD, dlatego

jest ściśle dostosowany do stero-

wania monitora CRT. Funkcje po-

szczególnych pinów w złączu VGA

przedstawiono w tab. 2 .

Zwykły monitor, jako urządzenie

analogowe, nie potrzebuje dostar-

czania ani sygnału zegarowego, ani

sygnału początku linii. Poprawne

ustawienie obrazu na ekranie uzy-

skuje się przez odpowiednie do-

branie czasów wygaszania i powro-

tu plamki. Nasze urządzenie musi

te dodatkowe sygnały wygenerować

samodzielnie. Parametry czasowe ( ti-

mingi ) sygnału generowanego przez

kartę VGA i ich relacje z sygnałami

sterującymi wyświetlaczem pokazano

na rys. 2 . Czasy trwania poszcze-

gólnych przedziałów są podawane

w cyklach zegara pixel clock .

Objaśnienie oznaczeń na rys. 2

są następujące:

t hfp , t vfp – czas wygaszania przed

początkiem linii ( front porch )

t hbp , t vbp – czas wygaszania po

końcu linii ( back porch)

t hsp , t vsp – czas trwania impul-

su synchronizacji (powrotu plamki

w poziomie/pionie)

t hdisp , t vdisp – czas wyświetlania

aktywnej części pojedynczej linii

i całego obrazu

W celu uproszczenia budowy

i programowania kart graﬁcznych

wprowadzono nieco bardziej skom-

plikowany zapis. Jest on używany

przez większość systemów operacyj-

nych do opisywania trybów graﬁcz-

nych:

Hdisplay, Vdisplay – liczba wy-

świetlanych pikseli/linii

Hstart , Vstart – początek impul-

su synchronizacji

Hend, Vend – koniec impulsu

synchronizacji

Htotal, Vtotal – koniec całego

cyklu linii/obrazu

Układ generujący sygnał VGA

posiada licznik liczący od 0 do

Htotal/Vtotal . Gdy jego wartość

znajduje się w przedziale [0, HVdi-

splay–1 ], na wyjście karty podawane

są wartości kolorów kolejnych pik-

seli obrazu, poza tym przedziałem

datnie zbocze tego sygnału musi

pokrywać się z danymi pierwszego

piksela wyświetlanej linii. Dokumen-

tacja do większości wyświetlaczy

podaje, że ujemne zbocze ENAB

powinno pokrywać się z końcem li-

nii, jednakże testy przeprowadzone

przez autora wykazały, że przedłu-

żenie aktywności sygnału ENAB nie

miało żadnego wpływu na pracę

badanych matryc.

Sygnały HSYNC i VSYNC dzia-

łają tak samo jak w monitorze CRT

– impuls HSYNC oznacza począ-

tek kolejnej linii obrazu, impuls

VSYNC – początek cyklu odświeża-

nia ekranu. Sygnały te nie muszą

być zsynchronizowane z linią ENAB

i zegarem. W niektórych typach ma-

tryc w ogóle one nie występują (np.

Toshiba LTMxxxxx) – wówczas do-

datnie zbocze ENAB oznacza począ-

tek kolejnej linii, a brak aktywności

ENAB przez dłuższy czas (kilka, kil-

kanaście linii) wskazuje na koniec

cyklu odświeżania pionowego. Czę-

sto za pomocą zmiany polaryzacji

impulsów HSYNC, VSYNC, można

wybrać liczbę wyświetlanych linii

(np. matryca 640x480 może dzięki

temu pracować również w trybach

640x400 i 640x350).

Piksele są wysyłane do matrycy

w postaci trzech liczb 6–bitowych,

przy czym wartość 000000 odpowia-

da najmniejszej, a 111111 – najwięk-

szej jasności subpiksela (pojedynczej

barwy składowej). Sześć bitów na

kanał daje 64 możliwe poziomy ja-

sności, czyli umożliwia jednoczesne

wyświetlenie 64 3 =262144 kolorów.

Wyświetlacze ciekłokrystaliczne

wymagają zachowania ścisłych za-

leżności czasowych między sygna-

łem zezwalającym na wyświetlanie,

zegarem a początkiem wyświetla-

nej linii, aby obraz zaczynał się

i kończył przy krawędziach ekranu.

Oprócz tego liczba wyświetlanych

linii musi zgadzać się z rozdziel-

czością wyświetlacza w pionie, po-

nieważ wszystkie linie wymagają

odświeżania. Niespełnienie tego wa-

runku (zbyt mała liczba odświeża-

nych linii) może spowodować poja-

wienie się stałego napięcia na cie-

kłym krysztale w nieodświeżanych

liniach matrycy, co grozi jej trwa-

łym uszkodzeniem. Podobne skutki

może również spowodować podłą-

czenie zasilania do wyświetlacza,

bez podania poprawnych sygnałów

sterujących. W odróżnieniu od mo-

Tab. 1. Sygnały sterujące wyświetla-

czem TFT

Linia Pełnione funkcje

NCLK Zegar synchronizujący przesyłanie

kolejnych pikseli obrazu

ENAB Sygnał zezwolenia na wyświetlanie

R0...R5 6 bitów – jasność subpiksela

czerwonego

G0…G5 6 bitów – jasność subpiksela

zielonego

B0…B5 6 bitów – jasność subpiksela

niebieskiego

HSYNC Sygnał synchronizacji poziomej

VSYNC Sygnał synchronizacji pionowej

Elektronika Praktyczna 9/2006

Konwerter VGA – LCD

wymagany jest kolor czar-

ny. W przedziale [ HVstart ,

HVend ] karta generuje im-

puls synchronizacji.

W połowie lat dziewięć-

dziesiątych konsorcjum

VESA ( Video Electronics

Standards Association ), zaj-

mujące się standaryzacją

urządzeń graﬁki kompu-

terowej, dodało do złącza

VGA interfejs DDC ( Display

Data Channel ), umożliwia-

jący wymianę danych mię-

dzy komputerem a monito-

rem. Pozwoliło to systemo-

wi operacyjnemu komputera

na wykrycie podłączonych

do niego monitorów oraz

odczytanie ich parametrów,

między innymi listy po-

prawnie wyświetlanych try-

bów graﬁcznych. Interfejs

ten jest kompatybilny z szy-

ną I 2 C. Dokładniejszy opis

DDC znajduje się w dalszej

części artykułu.

Standaryzacji przez VESA

poddano również timingi

wybranych trybów graﬁcz-

nych. Niektóre z nich (istot-

ne dla naszego urządzenia)

przedstawiono w tab. 3 .

Budowa układu

Schemat elektryczny

układu pokazano na rys. 3 .

Urządzenie można podzielić

na kilka bloków:

• digitizer sygnału wideo

– układ IC1 (Analog De-

vices AD9980),

• układ sterujący całością

i obsługujący interfejs

DDC (IC6) – mikrokon-

troler z rdzeniem ARM

LPC2103,

• układ generujący sygnał

ENAB (IC1, IC5ab, IC6),

• układ zasilania matrycy

LCD oraz podświetlenia

(tranzystory T1…T4, sta-

bilizator IC4),

• konwerter poziomów lo-

gicznych 3,3 V –> 5 V

(IC7…IC9) umożliwiający

podłączanie matryc zasi-

lanych napięciem 5 V,

• blok stabilizatorów zasi-

lania (IC2, IC3, IC10).

„Sercem” urządzenia jest

układ Analog Devices AD-

9980, którego schemat blo-

kowy przedstawiony jest na Rys. 3. Schemat interfejsu VGA-LCD (bez bloku zasialania)

Elektronika Praktyczna 9/2006

Konwerter VGA – LCD

dłem sygnału zegaro-

wego niezbędnego do

sterowania matrycą

LCD. Funkcję tę pełni

wbudowany generator

z pętlą fazową oraz

elementy C4, C5, R7,

stanowiące ﬁltr PLL.

Jako częstotliwość od-

niesienia wykorzystuje

on sygnał synchroni-

zacji poziomej. Pomię-

dzy sąsiednimi impul-

sami HSYNC mieści

się zaprogramowana

liczba taktów wytwa-

rzanego zegara. Jest

on dostępny na wyj-

ściu DTACK.

Drugi sygnał po-

trzebny do wysterowa-

nia wyświetlacza TFT

to ENAB. Do jego wytwarzania

wykorzystano blok układu AD9980,

przetwarzający impulsy synchroni-

zacji. Zilustrowano to na rys. 5 .

Blok ten może wygenerować impul-

sy HSYNC o programowalnej pola-

ryzacji i czasie trwania. Ustawiając

polaryzację na ujemną (stan aktyw-

ny niski) i czas trwania na ( Htotal–

–Hstart = t hfp +t hsp ) aby zbocze nara-

stające impulsu na wyjściu HSOUT

pokrywało się z początkiem linii

wyświetlanego obrazu, otrzymuje-

my prawie gotowy sygnał ENAB.

Bramki IC5a/b umożliwiają mikro-

kontrolerowi włączanie ENAB tylko

Tab. 2. Sygnały w złączu VGA

Pin Nazwa Funkcja

1 R Kolor czerwony, 75 V ,

0,7 Vpp

2 G Kolor zielony, 75 V , 0,7 Vpp

3 B Kolor niebieski, 75 V ,

0,7 Vpp

4 RES Zarezerwowany

5 GND Masa

Masy poszczególnych

kolorów (ekrany przewodów

koncentrycznych w kablu

VGA)

9 +5V Napięcie +5 V

10 SGND Masa sygnałów synchroni-

zacji

11 ID0 Bit identyﬁkacji monitora

(opcjonalnie)

12 SDA Magistrala DDC – dane

13 HSYNC Sygnał synchronizacji pozio-

mej (TTL)

14 VSYNC Sygnał synchronizacji piono-

wej (TTL)

15 SCL Magistrala DDC – zegar

RGND,

GGND,

BGND

Rys. 4. Schemat blokowy układu AD9980

rys. 4 . Jest to kompletny digitizer

sygnału wideo. Zawiera on trzy

szybkie 8–bitowe przetworniki A/C,

pętlę fazową odtwarzającą sygnał ze-

garowy ( pixel clock ), procesor impul-

sów synchronizacji oraz blok analo-

gowy, pozwalający między innymi

na regulację wzmocnienia i offsetu

poszczególnych kolorów. Układ może

współpracować z dwoma źródłami

sygnału analogowego – ma wbudo-

wany układ przełączający.

Sygnał ze złącza VGA CN9 (opis

wyprowadzeń znajduje się w tab. 2)

jest doprowadzony do wejść RIN1,

GIN1, BIN1 poprzez kondensatory

C1…C3. Kondensatory te są elemen-

tami układu automatycznej regulacji

poziomu czerni wbudowanego w AD-

9980. Rezystory R1…R3 obciążają

i dopasowują linie kolorów o impe-

dancji charakterystycznej 75 V. Po-

nieważ układ AD9980 ma szerokie

pasmo wejściowe (200 MHz), jest on

wrażliwy na wszelkie „śmieci” poja-

wiające się na wejściach RGB. Aby

im zapobiec, zastosowano perełki fer-

rytowe L1…L3, ograniczające pasmo

sygnału wejściowego. Sygnały syn-

chronizacji w standardzie VGA mają

poziomy napięć TTL i są doprowa-

dzone bezpośrednio do układu digiti-

zera (wejścia synchronizacji AD9980

są zgodne z TTL). Kondensatory C6

i C7 odpowiadają za ﬁltrowanie we-

wnętrznych napięć odniesienia i są

konieczne do prawidłowego działania

wejściowego wzmacniacza programo-

walnego i przetworników A/C.

Układ IC1, oprócz przetwarzania

analogowej informacji o kolorach na

postać cyfrową, jest również źró-

w trakcie wyświetlania obrazu. Pod-

czas wygaszania pionowego ENAB

powinno być w stanie niskim.

Układ AD9980 komunikuje się

z procesorem przez szynę I 2 C. Wyj-

ście VSOUT służy jednocześnie do

wyboru najmłodszego bitu adresu

AD9980. Rezystor R15 zwiera je do

masy, wybierając adres 0x98.

Urządzenie obsługuje również

matryce zasilane napięciem 5 V. Te-

stowane przez autora wyświetlacze

posiadały wejścia CMOS, co unie-

możliwiało ich bezpośrednie podłą-

Rys. 5. Schemat ilustrujący sposób tworzenia sygnału ENAB

Elektronika Praktyczna 9/2006

6,7,8

Konwerter VGA – LCD

Rys. 6. Schemat bloku zasilania konwertera VGA–LCD

czenie do układu AD9980, zasilane-

go napięciem 3,3 V. W celu dosto-

sowania układu do matryc 5–wolto-

wych dodano 3 bufory (A)HCT245,

pracujące jako konwertery pozio-

mów logicznych. Matryce zasilane

napięciem 3,3 V należy podłączać

do złącza CN7, natomiast 5 V – do

złącza CN8.

Elementy T5, T6, R5, R6, D2...

D5, R18...R23 tworzą układ dostoso-

wujący poziomy napięć szyny DDC

i sygnałów synchronizacji do stan-

dardu 3,3 V. Producent mikrokontro-

lera podaje (bardzo małym drucz-

kiem w dokumentacji), że jego por-

ty tolerują napięcie 5 V, jednak jest

to słuszne tylko przy podłączonym

zasilaniu 3,3 V. Układ LPC2103 bez

tych elementów podłączony do ka-

bla sygnałowego, a bez doprowadzo-

nego zasilania ulegnie uszkodzeniu.

Konwerter ma dość rozbudowa-

ny układ zasilania, którego schemat

przedstawiono na rys. 6 . Dostarcza

on napięć +5 V (układ IC10) do

zasilania matrycy i stabilizatorów

niższych napięć: +3,3 V (układ

IC2) do zasilania AD9980 i peryfe-

riów mikrokontrolera oraz +1,8 V

(IC3) do zasilania rdzenia proceso-

ra, pętli fazowej i bloku przetwa-

rzającego zegar w układzie AD9980.

Elektronika Praktyczna 9/2006

Plik z chomika:

Inne pliki z tego folderu:

Inne foldery tego chomika: