tusb6250.pdf
(
542 KB
)
Pobierz
Data Manual
April 2008
SLLS535E
Contents
Contents
Section
Page
1
Controller Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1−1
1.1
Acronyms and Terms
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1−1
2
Main Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−1
2.1
Universal Serial Bus (USB)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−1
2.2
Microcontroller Unit (MCU)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−1
2.3
ATA/ATAPI Interface Controller
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−1
2.4
General Feature
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2−2
3
Device Block Diagrams
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3−1
4
Device Parameter Information
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−1
4.1
Pin Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−1
4.2
Terminal Functions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−2
4.3
Device Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−5
4.3.1
Device Master Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−5
4.3.2
Clock Generation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−5
4.3.3
Device Initialization
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4−5
5
Architecture Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−1
5.1
Controller Brief Data Flow
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−1
5.2
Overview of Major Function Blocks
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−2
5.2.1
USB 2.0 UTMI-Compliant PHY
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−2
5.2.2
USB 2.0 Parallel Interface Engine (PIE)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−2
5.2.3
USB Buffer Manager (UBM)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−3
5.2.4
Embedded Microcontroller Unit (MCU)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−3
5.2.5
ATA/ATAPI Interface Controller
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−3
I
2
C Interface Controller
5.2.6
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−4
5.3
Other Major Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−4
5.3.1
Unique Power-On Sequencing to the Storage Device
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−4
5.3.2
Die-ID Based USB Device Serial Number
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5−4
6
Microcontroller Unit (MCU)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−1
6.1
MCU Memory Map
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−1
6.2
Internal XDATA Space [E000
→
F0F9]
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−3
6.3
MCU Control and Status Registers (in SFR and ESFR Space)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−8
6.3.1
PCON: Power Control Register (at SFR 87h)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−9
6.3.2
RTKTM: RTK Timer Register (at ESFR F6h)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6−9
6.3.3
WDCSR: Watchdog Timer Control and Status Register (at ESFR FBh)
. . . . . . . . . . . .
6−10
6.3.4
MCUCNFG: MCU Configuration Register (at ESFR FCh)
. . . . . . . . . . . . . . . . . . . . . . . .
6−10
6.3.5
PWONSUSP: Power-On Reset and Suspend Detection Register (at ESFR FDh)
. . .
6−11
7
Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−1
7.1
8051 Interrupt and Status Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−1
7.1.1
IE: Interrupt Enable Register (SFR at A8)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−2
7.1.2
IP: Interrupt Priority Register (SFR at B8)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−2
7.1.3
IE1: Interrupt Enable Register (SFR at E8)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−3
7.1.4
IP1: Interrupt Priority Register (SFR at F8)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−3
7.1.5
TCON: Timer/Counter Control Register (SFR at 88)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−3
7.2
Additional Interrupt Sources
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−4
7.2.1
VECINT: Vector Interrupt Register (ESFR at F7)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7−4
SLLS535E − April 2008
TUSB6250
iii
Contents
Section
Page
8
USB Function and Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−1
8.1
USBCTL: USB Control Register (XDATA at F006)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−1
8.1.1
USB Enumeration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−1
8.1.2
USB Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−2
8.1.3
USB 2.0 Test Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−2
8.2
USBMSK: USB Interrupt Mask Register (XDATA at F007)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−3
8.3
USBSTA: USB Status Register (XDATA at F008)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−4
8.3.1
USB Suspend
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−4
8.3.2
WAKCLK Interrupt and Remote Wake-Up
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−5
8.4
FUNADR: Function Address Register (XDATA at F009)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−9
8.5
UTMICFG: UTMI Configuration Status Register (XDATA at F00A)
. . . . . . . . . . . . . . . . . . . . . . . . . . .
8−9
8.6
USBFCL: USB Frame Counter Low-Byte Register (XDATA at F00B)
. . . . . . . . . . . . . . . . . . . . . . . .
8−10
8.7
USBFCH: USB Frame Counter High-Byte Register (XDATA at F00C)
. . . . . . . . . . . . . . . . . . . . . . .
8−10
8.8
USBWKUP: USB Wake-Up Reason Register (XDATA at F00D)
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−10
8.9
Endpoint-0 Descriptor Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−12
8.9.1
IEPCNFG_0: Input Endpoint-0 Configuration Register (XDATA at F000)
. . . . . . . . . . .
8−13
8.9.2
IEPBCN_0: Input Endpoint-0 Buffer Byte Count Register (XDATA at F001)
. . . . . . . . .
8−13
8.9.3
OEPCNFG_0: Output Endpoint-0 Configuration Register (XDATA at F003)
. . . . . . . . .
8−14
8.9.4
OEPBCN_0: Output Endpoint-0 Buffer Byte Count Register (XDATA at F004)
. . . . . .
8−14
8.10
Endpoint Descriptor Block (EDB-1 to EDB-4)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−15
8.10.1
IEPCNFG_n: Input Endpoint Configuration (n = 1 to 4)
(XDATA at F010, F020, F030, F040)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−17
8.10.2
IEPBBADRX_n: Input Endpoint X-Buffer Base Address (n = 1 to 4)
(XDATA at F011, F021, F031, F041)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−17
8.10.3
IEPBCNLX_n: Input Endpoint X-Buffer Byte Count Low Byte (n = 1 to 4)
(XDATA at F012, F022, F032, F042)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−18
8.10.4
IEPBCNHX_n: Input Endpoint X-Buffer Byte Count High Byte (n = 1 to 4) (XDATA at
F013, F023, F033, F043)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−18
8.10.5
IEPSIZXY_n: Input Endpoint X/Y-Buffer Size (n = 1 to 4) (XDATA at F014,
F024, F034, F044)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−19
8.10.6
IEPBBADRY_n: Input Endpoint Y-Buffer Base Address (n = 1 to 4)
(XDATA at F015, F025, F035, F045)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−19
8.10.7
IEPBCNLY_n: Input Endpoint Y-Buffer Byte Count Low Byte (n = 1 to 4)
(XDATA at F016, F026, F036, F046)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−19
8.10.8
IEPBCNHY_n: Input Endpoint Y-Buffer Byte Count High Byte (n = 1 to 4)
(XDATA at F017, F027, F037, F047)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−20
8.10.9
OEPCNF_n: Output Endpoint Configuration (n = 1 to 4) (XDATA at F018,
F028, F038, F048)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−20
8.10.10
OEPBBAX_n: Output Endpoint X-Buffer Base Address (n = 1 to 4)
(XDATA at F019, F029, F039, F049)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−21
8.10.11
OEPBCNLX_n: Output Endpoint X-Buffer Byte Count Low Byte (n = 1 to 4)
(XDATA at F01A, F02A, F03A, F04A)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−21
8.10.12
OEPBCNHX_n: Output Endpoint X-Buffer Byte Count High Byte (n = 1 to 4)
(XDATA at F01B, F02B, F03B, F04B)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−21
8.10.13
OEPSIZXY_n: Output Endpoint X/Y-Buffer Size (n = 1 to 4) (XDATA at F01C,
F02C, F03C, F04C)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−22
8.10.14
OEPBBADRY_n: Output Endpoint Y-Buffer Base Address (n = 1 to 4)
(XDATA at F01D, F02D, F03D, F04D)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−22
8.10.15
OEPBCNLY_n: Output Endpoint Y-Buffer Byte Count Low Byte (n = 1 to 4)
(XDATA at F01E, F02E, F03E, F04E)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−22
8.10.16
OEPBCNHY_n: Output Endpoint Y-Buffer Byte Count High Byte (n = 1 to 4)
(XDATA at F01F, F02F, F03F, F04F)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−23
iv
TUSB6250
SLLS535E − April 2008
Contents
Section
Page
8.11
Serial Number Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−24
8.11.1
SERNUMn: Device Serial Number Register (Byte n, n = 0 to 5)
(XDATA at F080 to F085)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
8−24
9
Miscellaneous and GPIO Configuration Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9−1
9.1
MODECNFG: Mode Configuration Register (XDATA at F088)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9−2
9.2
PUPDSLCT_P2: GPIO Pullup and Pulldown Resistor Selection Register for Port 2
(XDATA at F08A)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9−3
9.3
PUPDWDN_P2: GPIO Pullup and Pulldown Resistor Power Down for Port 2
(XDATA at F08B)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9−4
9.4
PUPDSLCT_P3: GPIO Pullup and Pulldown Resistor Selection Register for Port 3
(XDATA at F08C)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9−4
9.5
PUPDPWDN_P3: GPIO Pullup and Pulldown Resistor Power Down Register for Port 3
(XDATA at F08D)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9−5
9.6
PUPDFUNC: Pullup/Pulldown Configuration Register for Functional Pins (XDATA at F08E)
. . . . .
9−6
9.7
PUPDSLCT_ATPOUT: Pullup and Pulldown Resistor Selection Register for ATA/ATAPI
Outputs (XDATA at F08F)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9−7
9.8
PUPDPWDN_ATPOUT: Pullup and Pulldown Resistors Power Down Register for
ATA/ATAPI Outputs (XDATA at F090
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9−8
I
2
C Interface Controller
10
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10−1
I
2
C Registers
10.1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10−2
IECSCR: I
2
C Status and Control Register (XDATA at F0B0)
10.1.1
. . . . . . . . . . . . . . . . . . . . .
10−2
I2CADR: I
2
C Device Address Register (XDATA at F0B1)
10.1.2
. . . . . . . . . . . . . . . . . . . . . . . .
10−2
I2CDIN: I
2
C Data_In Register (XDATA at F0B2)
10.1.3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10−3
I2CDOUT: I
2
C Data_Out Register (XDATA at F0B3)
10.1.4
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
10−3
10.2
Random-Read Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10−4
10.3
Current-Address Read Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10−4
10.4
Sequential-Read Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10−5
10.5
Byte-Write Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10−6
10.6
Page-Write Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10−7
I
2
C EEPROM Head Block
10.7
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10−8
11
ATA/ATAPI Interface Port
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−1
11.1
TUSB6250 ATA Controller Architecture Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−2
11.1.1
ATA Controller State Machine
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−2
11.1.2
Sector FIFO Controller
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−2
11.1.3
ATA/ATAPI CSR Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−3
11.2
ATA/ATAPI Port Power-On Sequencing and 3-State Control
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−4
11.3
TUSB6250 ATA/ATAPI Controller Transfer Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−6
11.4
ATA/ATAPI Group 0 (Task_File) Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−8
11.5
ATA/ATAPI Group 1 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−9
11.5.1
ATPIFCNFG0: ATA/ATAPI Interface Configuration Register 0 (XDATA at F0D0)
. . . .
11−9
11.5.2
ATPIFCNFG1: ATA/ATAPI Interface Configuration Register 1 (XDATA at F0D1)
. . .
11−11
11.5.3
ATPACSREG0: ATA/ATAPI Access Register 0 (XDATA at F0D2)
. . . . . . . . . . . . . . . .
11−12
11.5.4
ATPACSREG1: ATA/ATAPI Access Register 1 (XDATA at F0D3)
. . . . . . . . . . . . . . . .
11−12
11.5.5
ATPACSREG2: ATA/ATAPI Access Register 2 (XDATA at F0D4)
. . . . . . . . . . . . . . . .
11−12
11.5.6
ATPACSREG3: ATA/ATAPI Access Register 3 (XDATA at F0D5)
. . . . . . . . . . . . . . . .
11−13
11.5.7
TRANSBCNT0: USB or ATA/ATAPI Transfer Byte Count Register 0
(XDATA at F0D6)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−13
11.5.8
TRANSBCNT1: USB or ATA/ATAPI Transfer Byte Count Register 1
(XDATA at F0D7)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−14
11.5.9
TRANSBCNT2: USB or ATA/ATAPI Transfer Byte Count Register 2
(XDATA at F0D8)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−14
SLLS535E − April 2008
TUSB6250
v
Contents
Section
Page
11.5.10
TRANSBCNT3: USB or ATA/ATAPI Transfer Byte Count Register 3
(XDATA at F0D9)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−14
11.5.11
CMNDLNGTH: Command Length Register (XDATA at F0DA)
. . . . . . . . . . . . . . . . . . .
11−15
11.5.12
PIOSPAS: PIO Transfer Speed (Assertion Time) Register (XDATA at F0DC)
. . . . . .
11−15
11.5.13
PIOSPRC: PIO Transfer Speed (Recovery Time) Register (XDATA at F0DD)
. . . . . .
11−16
11.5.14
DMASPAS: DMA Transfer Speed (Assertion Time) Register (XDATA at F0DE)
. . . .
11−16
11.5.15
DMASPRC: DMA Transfer Speed (Recovery Time) Register (XDATA at F0DF)
. . . .
11−16
11.5.16
Data Transfer Mode and Timing Reference Chart
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−17
11.6
ATA/ATAPI Group 2 Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−19
11.6.1
MCUBYTE0: MCU Data Byte_0 Register (XDATA at F0E0)
. . . . . . . . . . . . . . . . . . . . .
11−20
11.6.2
MCUBYTE1: MCU Data Byte_1 Register (XDATA at F0E1)
. . . . . . . . . . . . . . . . . . . . .
11−20
11.6.3
MCUBYTE2: MCU Data Byte_2 Register (XDATA at F0E2)
. . . . . . . . . . . . . . . . . . . . .
11−20
11.6.4
MCUBYTE3: MCU Data Byte_3 Register (XDATA at F0E3)
. . . . . . . . . . . . . . . . . . . . .
11−20
11.6.5
MCUACSL: MCU Access Address Low-Byte Register (XDATA at F0E4
. . . . . . . . . . .
11−21
11.6.6
MCUACSH: MCU Access Address High-Byte Register (XDATA at F0E5)
. . . . . . . . .
11−21
11.6.7
ATPINTRPT0: ATA/ATAPI Interrupt Register 0 and ATPINTMSK0: ATA/ATAPI
Interrupt Mask Register 0 (XDATA at F0E6, F0E7)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−21
11.6.8
ATPINTRPT1: ATA/ATAPI Interrupt Register 1 and ATPINTMSK1: ATA/ATAPI
Interrupt Mask Register 1 (XDATA at F0E8, F0E9)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−22
11.6.9
ATPSTATUS: ATA/ATAPI Interface Status Register (XDATA at F0EA)
. . . . . . . . . . . .
11−23
11.6.10
SECWRPTL: Sector FIFO Write Pointer Low-Byte Register (XDATA at F0EB)
. . . . .
11−24
11.6.11
SECWRPTH: Sector FIFO Write Pointer High-Byte Register (XDATA at F0EC)
. . . .
11−25
11.6.12
WRPTBKUPL: Sector FIFO Write Pointer Backup Low-Byte Register
(XDATA at F0ED)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−25
11.6.13
WRPTBKUPH: Sector FIFO Write Pointer Backup High-Byte Register
(XDATA at F0EE)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−25
11.6.14
SECRDPTL: Sector FIFO Read Pointer Low-Byte Register (XDATA at F0EF
. . . . . .
11−25
11.6.15
SECRDPTH: Sector FIFO Read Pointer High-Byte Register (XDATA at F0F0
. . . . .
11−26
11.6.16
RDPTBKUPL: Sector FIFO Read Pointer Backup Low-Byte Register
(XDATA at F0F1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−26
11.6.17
RDPTBKUPH: Sector FIFO Read Pointer Backup High-Byte Register
(XDATA at F0F2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11−26
11.6.18
ULRCVEXCNT: Ultrareceive Extra Word Count Register (XDATA at F0F9)
. . . . . . . .
11−27
12
Electrical Specifications
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12−1
12.1
Absolute Maximum Ratings
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12−1
12.2
Recommended Operating Conditions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12−1
12.3
Electrical Characteristics for the Digital Core, T
A
= 25
°
C, V
CC
= 3.3 V
±
5%, V
SS
= 0 V
. . . . . . .
12−2
12.4
Controller Input Supply Current, T
A
= 25
°
C, V
CC
= 3.3 V
±
5%, V
SS
= 0 V
. . . . . . . . . . . . . . . . . . .
12−2
12.5
Timing for 5-V Failsafe TTL Compatible LVCMOS I/O Buffer Used in the TUSB6250
ATA/ATAPI Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12−2
12.6
Electrical Characteristics for the Integrated USB 2.0 Transceiver, T
A
= 25
°
C,
V
CC
= 3.3 V
±
5%, V
SS
= 0 V
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12−3
13
Application Information
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13−1
13.1
Crystal Selection and Reference Circuitry
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13−1
13.2
Reset Timing Reference
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13−2
13.3
General ATA/ATAPI Device Application Information
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13−3
13.3.1
ATA/ATAPI Connector Pin Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13−3
13.3.2
Special Note About Shaded Signals
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
13−3
13.3.3
Special Note About Pullup and Pulldown Resistors for ATA/ATAPI Signals
. . . . . . . . .
13−5
13.3.4
Series Termination Required for Ultra DMA Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . .
13−5
vi
TUSB6250
SLLS535E − April 2008
Plik z chomika:
majster3000
Inne pliki z tego folderu:
TDA7057AQ(1).pdf
(123 KB)
TDA2822M(1).pdf
(141 KB)
UL1042.pdf
(54 KB)
SDA2121.pdf
(331 KB)
Grundig SC303(C), SC303D(C).pdf
(839 KB)
Inne foldery tego chomika:
ATLAS UZWOJEŃ silników indukcyjnych
Audio
AUDIO elektronika
Car radio - przyciski i funkcje opis
Car radio decode
Zgłoś jeśli
naruszono regulamin